실습했던 로직 종류들을 정리 해놓은 것으로 자세한 실습 코드는 추후 업로드 예정
(댓글 남겨주시면 제공 가능)
'회로설계' 카테고리의 다른 글
| [cadence] 1k*4bit SRAM full-custom 설계(0.5um PDK) (4) | 2024.09.22 |
|---|---|
| Verilog 기초 (0) | 2024.08.26 |
| EDA_cadence_VLSI_설계, 기초 단축키 (0) | 2024.08.01 |
회로설계
실습했던 로직 종류들을 정리 해놓은 것으로 자세한 실습 코드는 추후 업로드 예정
(댓글 남겨주시면 제공 가능)
| [cadence] 1k*4bit SRAM full-custom 설계(0.5um PDK) (4) | 2024.09.22 |
|---|---|
| Verilog 기초 (0) | 2024.08.26 |
| EDA_cadence_VLSI_설계, 기초 단축키 (0) | 2024.08.01 |
